在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(outputimpedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
制作PCB板时，首先要考虑元器件间的申性能。考虑布线方便和产品的整体性能。在布局时应该把电气关系紧密的元器件尽量靠近，特别针对些频率较高的元器件间的布线，这些元器件间的连线比较短。对于大功率器件，应尽量和一些小信号器件分开布局，减小对小信号器件的干扰。满足电性能后再考虑其它方面的布局因素。
如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
