PCB设计过程的几个阶段都必须进行检查、分析和修改。整个布线完成后，再经过全面规则检查，才能拿去加工。
在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(outputimpedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
在高速系统中，首先考虑接地和互连线E的传输延迟时间。系统速度受信号线上的传输时间影响很大。虽然集成电路内部处理速度很快，但由于PCB板上普通互连线上的延迟时间较长，导致系统总延迟时间增加，进而导致系统整体速度下降，这一点在高速移位寄存器、同步计数器等步器件尤为明显。因此，如果系统由多块PCB板组成。对于拥有这些特性的高速器件应尽量放在同一个PCB板上，从而避免出现因主PCB板至不同插件板上的时钟信号传渝延迟时间不相等面导致移位寄存器等器件产生移位错误的问题。
如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
