在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(outputimpedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
制作PCB板时，首先要考虑元器件间的申性能。考虑布线方便和产品的整体性能。在布局时应该把电气关系紧密的元器件尽量靠近，特别针对些频率较高的元器件间的布线，这些元器件间的连线比较短。对于大功率器件，应尽量和一些小信号器件分开布局，减小对小信号器件的干扰。满足电性能后再考虑其它方面的布局因素。
高速电路PCB的布线设计原则
1．使逻辑扇出小化，只带一个负载。
2．在高速信号线的输出与接收端之间尽可能避免使用通孔，避免引脚图形的十字交叉。尤其是时钟信号线，需要特别注意。
3．上下相邻两层信号线应该互相垂直，避免拐直角弯。
4．并联端接负载电阻应尽可能靠近接收端。
5．为保证小反射，所有的开路线（或没有端接匹配的线）长度必须满足以下式：
Lopen——开长路线度(inches)
trise——信号上升时间（ns）
tpd——线的传播延迟（0.188ns/in——按带线特性）。
6．当开路线长度超过上式要求的值时,应使用串联阻尼电阻器，串联端接电阻应该尽可能地接到输出端的引脚上。
7．保证模拟电路和数字电路分开，AGND和DGND必须通过一个电感或磁珠连接在一起，并尽可能在接近A/D转换器的位置。
8．保证电源的充分去耦。
9．好使用表面安装电阻和电容。
PCB设计是电子产品设计的重要阶段，当电原理图已经设计好后，根据结构要求，按照功能划分确定采用几块功能板，并确定每块功能板PCB外型尺寸、安装方式，还必须同时考虑调试、维修的方便性，以及屏蔽、散热、EMI性能等因素。
